---

前言

前面介绍过，在verilog仿真测试中，通过命令行传递参数的方法，详情见《verilog仿真测试中的参数传递——$test$plusargs和$value$plusargs》。这里主要记录一下，在UVM的环境中，如何通过仿真命令传递参数。

---

UVM仿真环境命令行传参方法

1、获取uvm_cmdline_processor的句柄。在base_test中，先获取uvm_cmdline_processor例化的句柄。
2、调用对应的内嵌函数。

---

总结

这里主要记录一下在uvm的环境中，如何通过命令行传递参数到仿真环境中去。